Den Power4 er en mikroprosessor som implementerer den 64-bits PowerPC arkitektur . Utgitt i 2001, er den basert på utformingen av forgjengeren POWER3 . POWER4 er en mikroprosessor med flere kjerner, med to kjerner på samme brikke, den første i sitt slag.
Den interne enheten til POWER4 består av to implementeringer av PowerPC AS-arkitekturen. POWER4 har to enhetlige nivå 2-cacher, delt inn i tre like deler. Hver av dem har sin egen uavhengige L2 cache-kontroller som kan hente 32 byte data per syklus. Den Kjerne-grensesnittenhet (CIU), forbinder hver lagerstyrer til databufferen eller instruksjon buffer for begge prosessorer. Enheten som ikke kan caches (NC), tar seg av styringen av serialiseringen av instruksjonene og av alle operasjonene som ikke kan skjules i postologienes topologi. Det er en cache-kontroller på nivå 3, men den ligger faktisk utenfor brikken. GX-busskontrolleren driver I / O, kommunikasjon og de to 32-biters GX-bussene, den ene inngangen og den andre utgangen. Den Fabric Controller er den primære styreenhet for bussnett kommunikasjonen mellom cache-kontrollere, kommunikasjon mellom Power4 chips og kraft moduler. Prosessoren inneholder også det nødvendige for feilsøking (innebygd selvtestfunksjon, BIST) og ytelsesmåling med Performance Monitoring Unit (PMU). Den Power-on reset støttes også.
POWER4 implementerer en superscalar arkitektur ved bruk av åtte høyfrekvente spekulative tråder utenfor rekkefølge : to floating point-enheter (FP1-2), to load-store enheter (LD1-2), to enheter med heltallberegninger (FX1-2), en gren management unit (BR-1) og en conditional register management unit (CR). Disse enhetene kan fullføre opptil åtte operasjoner per syklus (uten BR- og CR-enhetene):
Stadien av rørledningen er:
POWER4 kommer også på moduler med flere brikker som inneholder fire POWER4-er på samme integrerte krets.