Verilog-AMS er et derivat av Verilog Hardware Description Language . Det omfatter analoge og blandede signal (AMS) utvidelser for å definere oppførsel av analoge og blandet signalanlegg.
Verilog-AMS-standarden ble introdusert med den hensikt å gjøre det mulig for designere av analoge og blandede signalsystemer og integrerte kretser å kunne lage og bruke moduler som innkapsler beskrivelser på høyt nivå, så vel som strukturelle beskrivelser av systemer og komponenter
Verilog-AMS definerer et bransjestandardisert modelleringsspråk for blandede signalkretser . Det gir både semantikk i kontinuerlig tid og modellering av hendelser. Den er derfor egnet for analoge, digitale og blandede kretser.
Det er viktig å merke seg at Verilog ikke er et programmeringsspråk. Det er et språk for maskinvarebeskrivelse.
En motstand kan beskrives i Verilog-AMS som følger:
// Ideal resistance `include "disciplines.vams" module resistor (p, n); parameter real r=0; // resistance (Ohms) inout p, n; electrical p, n; analog V(p,n) <+ r * I(p,n); endmodule
En ideell bryter kan beskrives i Verilog-AMS som følger: