Zilog Z80000

Den Z80000 er 32-bit mikroprosessor som ble lansert av Zilog selskap i 1986. Sin CMOS -versjonen var Z320.

Arkitektoniske elementer

En delmengde av arkitekturen til Z80000 ble implementert i 1979 i prosessoren 16-  bit Z8000 , som tillater bruk med Z80000 enhetene designet for Z8000, for eksempel kontroller for seriell kommunikasjon Z8030 og kontroller DMA Z8016. Z80000 kunne utføre koden som ble samlet for Z8000, men ikke en Zilog Z80 , og var derfor ikke kompatibel med arkitekturen x86 fra Intel . Bemerkelsesverdig sparsommelig med silisium (knapt 91.000  transistorer ), det var konseptuelt ganske foran sine konkurrenter fra Intel, men markedsføringen mislyktes fullstendig på grunn av forsinkelsene som ble tatt for å fullføre den (kunngjort i 1983, den ble ikke markedsført før 'fra 1986) , vanskeligheter med å gjøre forgjengeren Z8000 pålitelig, som hadde blitt markedsført for tidlig med mange feil , og fremfor alt dens inkompatibilitet med Intels x86-prosessorer som var referansearkitekturen.

De avanserte funksjonene til Z80000 var som følger:

• Utførelsen av instruksjonene var fullt parallell på seks nivåer, slik at en viss parallell i bruken av de fastkoblet ressursene i kretsen:

1. Jeg nstruction F ETCH  :
   • Inkrementering av den ordinære telleren (instruksjonspeker).
   • Sammenligning av de innebygde cache- kodene .
2. I INSTRUKSJON D KODERING  :
   • Les fra instruksjonsbufferen .
   • Generering av mikroinstruksjoner .
3. En dresse C ALCULATION  :
   • Beregning av logiske adresser.
   • Sammenligning av de adressekonverteringsbuffer etiketter ( T ranslation L ookaside B Uffer ).
   • Bestemmelse av fysiske adresser fra adresseoversettingsbufferen.
4. O PERAND F ETCH  :
   • Sammenligning av de innebygde cache-etikettene.
   • Lesing av skjulte data.
5. EX utførelse  :
   • Lesing registre .
   • Aritmetiske og logiske beregninger.
   • Skriveregistre.
6. O PERAND S TORE  :
   • Oppdatering av binære indikatorer .
   • Skriv bufrede data.
   • Skrive data i minnet.

• Som det Z8000 , kan denne prosessoren opererer i et system modus og en normal driftsmodus (kontrollert av bit 14 av F etterslep - C -regulering W ORD ) for å isolere søknader fra driftssystemfunksjoner . Bare koder som kjører i systemmodus, har tilgang til I / O-funksjoner og kontrollregistre, samt minneplass i systemmodus. En egen stabel for system- og normalmodus sikret arkitekturen ytterligere.

• Den Z80000 brukes 32- bits logiske  adresser , slik at det å adressere opp til 4  GiB av RAM . Konverteringen av logiske adresser til fysiske adresser ble håndtert av en integrert minneadministrasjonsenhet som også støttet personsøking av RAM til 1 KiB- sider  . Tre adresseringsformater kan velges ved hjelp av to biter av F LAGS & C ONTROL W ORD (bits nr. 15 utvidet / kompakt og # 10 lineær / segmentert ):

1. Kompakt  : et jevnt 64  KiB 16-  biters adresserom som tilsvarer den ikke-segmenterte modusen til Z8000
2. Segmentert  : et segmentert adresseområde på 2  GiB over 32  bits , ikke 4  GiB fordi den viktigste biten av den logiske adressen ble brukt til å spesifisere størrelsen på segmentet:
   • eller 32 768 segmenter på 64  KB med forskyvninger på 16  bits
   • eller 128 segmenter på 16  Mio med forskyvninger på 24  bits
3. Lineær  : et jevnt adresserom på 4  GiB over 32  bits

• Den registerbanken besto av seksten 32- bits generelle  registre som kan brukes som akkumulatorer , indekser eller pekere i minnet . To andre registre ( F RAME P OINTER og S TACK P OINTER henholdsvis pekere ramme og stack) ble brukt til å kjede anrop til prosedyrer med instruksjonene C ALL , E NTER , E XIT og R eTurn . Et 32- biters register  ble brukt som en instruksjonspeker mens et 16- biters register  inneholdt maskinens statusord og binære flagg ( F LAGS & C ONTROL W ORD ), som ble lagret implisitt under avbrudd og feller. Ni andre spesielle registre ble brukt til å kontrollere prosessorstatus, systemkonfigurasjon og minnehåndtering.

• De seksten 32-bits generelle registre (RR0, RR2 .. RR28, RR30) kan bli aksessert som åtte 64- bits registre  (RQ0, RQ4 .. RQ24, RQ28). De første åtte 32- bits generelle registre  (RR0, RR2 .. RR12, RR14) kan også bli aksessert som seksten 16- bits registre  (R0, R1 .. R14, R15), hvorav den første åtte (R0, R1 .. R6, R7) kunne i sin tur nås som seksten 8- biters registre  (RH0, RL0, RH1, RL1 .. RH6, RL6, RH7, RL7).

• En 256- biters assosiativ cache  strukturert i seksten 16- byte blokker  ble bygget inn i prosessorkretsene og fungerte som en nivå 1-cache for både instruksjoner og data.

• Den E Xtended P ROCESSING A RCHITECTURE er spesielt utformet for å styre en Zilog Z8070 flytepunkt-beregning enhet .

• Den Z80000 er designet for å støtte multiprosessor-utforelser, ved hjelp av en dedikert register ( H ARDWARE I NTERFACE C -regulering R EGISTER ) som tillot visse aspekter av maskinvarekonfigurasjonen som omgir Z80000 å være spesifisert, slik som frekvensen av en prosessor , dens buss bredde og antall ventetilstander som standard.

Merknader og referanser

1. Forutsatt at det ikke er noen oppfordring til minnehåndterer Z010 og Z015.
2. For ordens skyld var det først i 1989 og 1990 at den fullstendige rørledningen henholdsvis Intel 80486 og Motorola 68040 kom på markedet .
3. Motorola ga ut en integrert MMU i 1987 med 68030 .
4. Den Z8070 ble aldri ferdigstilt, og dens design ble forlatt tidlig.

Se også

Relaterte artikler

• Zilog Z80
• Zilog Z8000
• Zilog Z8070

Eksterne linker

• Zilog Z80000 teknisk håndbok (1984)

Bibliografi