I elektronisk logikk og digitalt , uttrykk signal integritet eller IF (for signalintegritet i engelsk) refererer til kvaliteten av det elektriske signalet som er nødvendig for å opprettholde at systemet utfører oppgaven for hvilken det er konstruert.
Bekymringen for signalets integritet oppstår i utformingen av en ny elektronisk enhet når man beveger seg fra blokkdiagrammet til tegningen av materialets realisering. Ved hastigheter over 100 MHz ( Bogatin 2009 , s. 3) kan vi ikke lenger forsømme, som i diagrammet, de elektriske egenskapene til forbindelsene mellom komponenter: en enkelt leder har motstand og reaktans, og i deres tette nettverk forstyrrer hver i det minste med de nærmeste. Blokkdiagrammet representerer vanligvis ikke strømforsyningen til kretsene; Dette kan imidlertid, ved å variere referansespenningene, påvirke signalet.
I ledere forplantes det elektriske signalet med omtrent halvparten av lysets hastighet, som reduseres til størrelsen på en krets, og gir 15 cm / ns : ved høye hastigheter er ikke tiden det tar for signalet å passere fra en komponent til en annen, ubetydelig . Den Forholdet mellom forsinkelsen mellom to elementer og perioden for fornyelse av det logiske signalet er en viktig indikator på arten av de forventede problemer.
Signalintegritet er da et krav i integrasjonen av elektroniske systemer og i deres drift.
I logikkelektronikk , enten digitalt eller en del av en automatisering , kan signalene ha utelukkende to verdier, 0 eller 1, ved en gitt tid. Det elektriske signalet som må representere disse verdiene er en mengde - som oftest spenningen - som varierer kontinuerlig. Mottakerkretsen konverterer i et bestemt øyeblikk den gjennomsnittlige elektriske verdien av dette signalet over en viss tidsperiode til en logisk verdi. Under overføring av det elektriske signal, den bakgrunnskretsen støy , interferens , lineær eller ikke-lineær forvrengning , tap, forsinkelser og andre uønskede effekter påvirker de elektriske signalene.
Vi snakker om signalintegritet når det elektriske signalet , til tross for forstyrrelser, korresponderer uten feil med det logiske signalet .
Over korte avstander, ved lav hastighet og langt nok fra en annen parallell linje, kan en enkelt leder sende et logisk signal med tilstrekkelig troskap. Ved høy bithastighet , over lengre avstander eller på tvers av forskjellige medier, kan flere effekter forringe det elektriske signalet til det punktet at det forårsaker fatale feil og svikt i systemet eller enheten. Signalintegritetsteknikk innebærer å analysere og redusere disse effektene. Denne aktiviteten er avgjørende for utforming og montering av elektroniske komponenter, fra de interne tilkoblingene til en integrert krets (IC) til koblingene til saken , til kretskortene (PCB), bakplanet og interforbindelsene. - utstyr. Selv om vanlige temaer knytter disse forskjellige nivåene, fører praktiske hensyn til betydelige forskjeller mellom disse applikasjonene. Den Forholdet mellom forplantningstiden i de aktuelle og bit rekkefølge sats lederne er en indikasjon på spesielle vanskeligheter.
Den forvrengning , den oversving , den crosstalk , den første sprett (i) , refleksjoner slutt, interferens, signaltap og støy av mat påvirke integriteten av signalet.
Integreringen av elektroniske systemer i en industriell installasjon påvirker signalets integritet, siden overføringsprotokollene involverer høye hastigheter, for eksempel med direkte fiberoptiske koblinger mellom underenheter. Integriteten til signalet innebærer overholdelse av et visst antall fremgangsmåter som finnes under driften av installasjonen, i den grad dette kan føre til modifikasjoner, frivillige eller ikke.
Signalintegritet gjelder hovedsakelig den elektriske ytelsen til ledninger og andre overføringsmedier som fører signaler i en elektronisk enhet eller mellom to utstyr. Ytelsesspørsmål er et spørsmål om grunnleggende fysikk og har således holdt seg relativt uendret siden begynnelsen av elektronisk logisk signalering. Den første transatlantiske telegrafkabelen led av alvorlige signalintegritetsproblemer. Analyse av disse problemene produserte mange av de mange matematiske verktøyene som fortsatt brukes i dag for å analysere signalintegritetsproblemer, for eksempel telegrafligninger . I 1940 opplevde systemer som Western Electric- telefonbryteren , basert på fjærbelastede metallreléer , nesten alle effektene som forstyrrer moderne digitale produkter: svingninger, overhør, sprett og kraftstøy. I 1948 baserte Claude Shannon sin teori om informasjon på spørsmålet om informasjonens integritet i et elektrisk signal i nærvær av støy og forvrengning.
På kretskort begynte alvorlig bekymring for signalintegritet da signalovergangstidene (stigning og fall) ble sammenlignbare med forplantningstiden gjennom kortet, omtrent når hastighetene oversteg noen få titalls MHz. I utgangspunktet krevde bare de største eller raskeste signalene detaljert analyse eller design. Etter hvert som hastighetene økte, påvirket metoder for signalintegritetsanalyse og tilhørende praksis en økende andel signaler. I moderne kretsløp, på mer enn 100 MHz , må nesten alt studeres.
For integrerte kretser har miniatyrisering av graveringsregler gjort SI-analyse nødvendig. Ved starten av den moderne VLSI- tiden var utformingen og utformingen av digitale chipkretser en manuell prosess. Bruk av abstraksjon og anvendelse av automatiske synteseteknikker gjorde det mulig for designere å bruke språk på høyt nivå og bruke en automatisert designprosess for å utvikle svært komplekse organisasjoner, og i stor grad ignorere målene for de elektriske egenskapene til de underliggende kretsene. Trenden med periodisk dobling av maskinvarens kompleksitet ( Moores lov ) har ført til elektriske effekter i nyere teknologiske systemer. Med reduksjonen av graveringsoppløsningen under 0,25 µm , har overføringsforsinkelser blitt minst like viktige som forsinkelser i logiske porter. Dette måtte tas i betraktning for å sikre at synkroniseringstidene ble respektert. For nanoteknologier på 0,13 µm og mindre har utilsiktede interaksjoner mellom signaler, som kryssstale, blitt en viktig faktor i digital design. For disse teknologiene kan ikke ytelsen og nøyaktigheten til et design oppnås uten å ta i betraktning effekten av støy .
Resten av denne artikkelen gjelder hovedsakelig signalintegritet i moderne elektronisk teknologi. Prinsippene for signalintegritet er imidlertid ikke begrenset til dagens teknologi. Signalintegritet eksisterte lenge før og vil fortsette så lenge elektronisk kommunikasjon eksisterer.
Problemer med signalintegritet i moderne integrerte kretser (ICs) kan ha alvorlige konsekvenser i digitalt utstyr:
Disse feilene er veldig kostbare. Påløpte kostnader inkluderer kostnader for fotoelektriske masker ; engineering kostnader og muligheter kostnader som følge av forsinket produkt introduksjon. Derfor er elektroniske designautomasjonsverktøy utviklet for å analysere, forhindre og rette disse problemene. I integrerte kretser (ICs) er krysstale hovedårsaken til signalintegritetsproblemer. I CMOS- teknologier er det hovedsakelig forårsaket av koblingskapasitansen. Generelt kan det imidlertid skyldes blant annet gjensidig induktans , substratkobling og ikke-ideell portdrift. Plaster innebærer normalt å endre størrelsen på forsterkerne, ledningsavstanden eller begge deler.
I analoge kretser er designere også bekymret for støy fra fysiske kilder, for eksempel termisk støy , flimmerstøy og skuddstøy . Disse støykildene utgjør på den ene siden en nedre grense for det minste signalet som kan forsterkes, og på den annen side en øvre grense for den nyttige forsterkningen.
I digitale integrerte kretser oppstår det meste av støyen i et signal fra koblingseffekter forårsaket av bytte av andre signaler. Den økte sammenkoblingstettheten har fysisk flyttet hver ledning nærmere naboene, og produsert økt krysstale mellom nabosignaler. Siden dimensjonene på kretsene har redusert i samsvar med Moores lov , har flere årsaker forverret støyproblemene. De viktigste er som følger.
Disse forårsaker økt interaksjon mellom signaler og redusert støyimmunitet til digitale CMOS-kretser. De har gjort støy til et viktig tema for digitale integrerte kretser som må vurderes av designere av digitale brikker før produksjonen av brikker begynner. Flere problemer må minimeres.
Vanligvis bør en integrert kretsdesigner ta følgende trinn for å verifisere signalintegritet.
Moderne verktøy for signalintegritet som brukes i integrert kretsdesign, utfører alle disse trinnene automatisk, og produserer rapporter som enten gir et design klarsignal eller en liste over problemer å løse. Imidlertid brukes slike verktøy vanligvis ikke på en hel IC, men bare på utvalgte interessesignaler.
Når et problem er oppdaget, må det rettes. Her er noen typiske løsninger for problemer med integrerte kretsbrikker .
Disse løsningene kan forårsake andre problemer. Disse problemene må håndteres som en del av designflyt og ferdigstillelse av design . Det er forsvarlig å analysere på nytt etter endringer i design.
Når det gjelder kabelforbundne forbindelser, er det viktig å sammenligne forsinkelsen av samtrafikken til bitperioden for å bestemme hvilken type forbindelse som er nødvendig mellom de med matchet impedans og de uten samsvar.
Den kanal forplantningstiden (forsinkelse) av den interconnect er omtrent 1 ns pr 15 cm av FR-4 tre-planet ( stripline (en) ). Formasjonshastigheten avhenger av dielektrikumet og geometrien. Refleksjonene til de forrige pulser, på grunn av impedansforskjeller, forsvinner etter at noen få spretter fra den ene enden av linjen til den andre, det vil si på en tidsskala av forplantningstiden. Ved lav bithastighet forsvinner ekko av seg selv, og halvveis er det ikke lenger en bekymring. Impedansmatching er verken nødvendig eller ønskelig. Det finnes mange andre typer kretskort enn FR-4, men de er generelt dyrere å produsere.
Trenden mot høyere hastigheter akselererte dramatisk i 2004 med introduksjonen av PCI Express- standarden av Intel. Etter ham gjennomgikk flertallet av tilkoblingsstandarder smart chip en arkitektonisk overgang fra parallelle busser mot forbindelser serializer / deserializer (in) kalt "kanal". Disse seriekoblingene eliminerer klokkeforskyvningen til parallelle busser og reduserer antall spor og de resulterende koblingseffektene. Imidlertid oversettes disse fordelene til en betydelig økning i bithastighet på kanalene og kortere bitperioder.
Ved datahastigheter på flere gigabit / s må koblingsdesignere ta hensyn til refleksjoner på grunn av endringer i impedans (for eksempel når spor endrer nivå når de passerer via vias ), støy indusert av tettpakket naboforbindelser. ( Krysstale ) og demping av de høye frekvensene forårsaket av hudeffekten i metallstripen og vinkelen på dielektrisk tap . Blant teknikkene for å dempe disse nedbrytningene, er det en redesign av utformingen av viasene for å sikre tilpasning av impedansene, bruken av differensialsignalering og vektlegging av signalet på overføring.
Ved disse hastighetene på flere gigabit / s er bitperioden kortere enn forplantningstiden. Ekko fra tidligere pulser kan komme til mottakeren overlagret hovedpulsen og ødelegge den. I kommunikasjonsteknikk kalles dette fenomenet inter-symbol interferens . I signalintegritetsteknikk blir dette ofte referert til som en øyeformet lukking (med henvisning til det såkalte skjemaet for øyet som oppstår i midten av en type oscilloskopspor). Når bitperioden er kortere enn flytidspunktet, er det avgjørende å eliminere refleksjoner ved bruk av konvensjonelle mikrobølgeteknikker som å matche senderimpedanser for å koble sammen, sammenkoble seksjoner samtrafikk mellom dem og til slutt tilpasning av samtrafikken til mottakeren. Den mulige sammenkoblingsimpedansen er begrenset av den ledige romimpedansen ≈ (377 Ω ), av en geometrisk formfaktor og av kvadratroten til den relative dielektriske konstanten til striplinforingen (vanligvis FR- 4, med en relativ dielektrisk konstant på ≈4 ). Disse egenskapene bestemmer sammen den karakteristiske impedansen til sporet. Et praktisk valg for enkeltlinjer er 50 Ω og 100 ohm for differensial.
På grunn av den lave impedansen som kreves for å matche, fører sporene på det signalbærende kretskortet mye mer strøm enn sine kolleger på brikken. Denne sterkere strømmen induserer overhør, hovedsakelig i magnetisk eller induktiv modus, hvor det ville ha vært overhør i kapasitiv modus. For å motvirke denne overhøringen må designere av digitale kretskort være klar over ikke bare den tiltenkte banen for hvert signal, men også returbanen til signalstrømmen for hvert signal. Selve signalet og banen for returstrømmen kan også generere induktiv overhør. Par med differensielle spor bidrar til å redusere disse effektene.
En tredje forskjell mellom forbindelser på brikke og brikke til brikke gjelder tverrsnittet til signallederen. Ledningene til den trykte kretsen er mye større, med en typisk bredde på minst 100 um . Sporene etter den trykte kretsen har lav motstand i serie (vanligvis 0,1 Ω / cm ) i likestrøm. Imidlertid blir høyfrekvenskomponenten i pulsen dempet av ytterligere motstand på grunn av hudeffekten og den dielektriske tapsvinkelen assosiert med det trykte kretsmaterialet.
Hovedutfordringen avhenger ofte av prosjektets art: enten en kostnadsdominert forbrukerapplikasjon eller en ytelsesstyrt infrastrukturapplikasjon. I det første tilfellet krever det vanligvis en grundig sjekk etter unnfangelse ved hjelp av en elektromagnetisk simulator (in) og i den andre en optimalisering av designet ved hjelp av programvaren SPICE og en kanalsimulator.
Støynivåene på et spor eller et nettverk er avhengig av den valgte rutetopologien. I en punkt-til-punkt-topologi blir signalet dirigert direkte fra senderen til mottakeren. Dette gjelder blant annet i PCIe , RapidIO , GbE , DDR2 / DDR3 / DDR4 DQ / DQS. En punkt-til-punkt-topologi gir færre problemer med signalintegriteten fordi T-linjene, som er en toveis inndeling av et spor, ikke innfører store impedansforskjeller.
For grensesnitt der flere komponenter mottar det samme signalet fra den samme linjen, for eksempel i konfigurasjoner med et bakplan, må linjen deles på et bestemt sted for å betjene alle mottakerne. Impedans-asymmetrier kan forventes på visse seksjoner. Multikomponentgrensesnitt inkluderer LVDS- grensesnitt , DDR2 / DDR3 / DDR4 RAM Kommando- / adressebenker, RS485 og CAN-buss . De to viktigste eksisterende flerkomponenttopologiene er trestrukturen og fly-by .
Spesifikke EDA- verktøy finnes for å hjelpe ingeniøren med å utføre alle disse trinnene på hvert signal i et design. Disse verktøyene rapporterer problemer og verifiserer at designet er klart for produksjon. For å velge det mest egnede verktøyet for en bestemt oppgave, må man ta hensyn til egenskapene til hver, som kapasitet (antall noder eller elementer), ytelse (simuleringshastighet), presisjon (på hvilket tidspunkt modeller er gyldige), konvergens (hvor gyldig løseren er), kapasitet (ikke-lineær eller lineær, frekvensavhengig eller uavhengig, blant annet), og brukervennlighet.
En komponentdesigner i integrerte kretser eller trykte kretsløp eliminerer signalintegritetsproblemer ved å bruke flere teknikker.
Hver av disse løsningene kan forårsake andre problemer som må løses som en del av designflyt og design lukkes.
"... med fortsatt økning i klokkefrekvensen til digitale kretser, er rikene til RF og digitale kretser nå tettere bundet enn noen gang før. "